一、定義
1、上拉就是將不確定的信號通過(guò)一個(gè)電阻嵌位在高電平!“電阻同時(shí)起限流作用”!下拉同理!
2、上拉是對器件注入電流，下拉是輸出電流
3、弱強只是上拉電阻的阻值不同，沒(méi)有什么嚴格區分
4、對于非集電極(或漏極)開(kāi)路輸出型電路(如普通門(mén)電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開(kāi)路輸出型電路輸出電流通道。
二、拉電阻作用
1、一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。
2、數字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應用場(chǎng)合不希望出現高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩定狀態(tài)，具體視設計要求而定!
3、一般說(shuō)的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O端口的輸出類(lèi)似與一個(gè)三極管的C，當C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平;C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱(chēng)為下拉電阻，使該端口平時(shí)為低電平，作用嗎：比如：“當一個(gè)接有上拉電阻的端口設為輸入狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測低電平的輸入”。
4、上拉電阻是用來(lái)解決總線(xiàn)驅動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是我們通常所說(shuō)的灌電流
5、接電阻就是為了防止輸入端懸空
6、減弱外部電流對芯片產(chǎn)生的干擾
7、保護cmos內的保護二極管，一般電流不大于10mA
8、通過(guò)上拉或下拉來(lái)增加或減小驅動(dòng)電流
9、改變電平的電位，常用在TTL-CMOS匹配
10、在引腳懸空時(shí)有確定的狀態(tài)
11、增加高電平輸出時(shí)的驅動(dòng)能力。
12、為OC門(mén)提供電流
三、上拉電阻應用原則
1、當TTL電路驅動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的zui低高電平(一般為3。5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值?！?.
2、OC門(mén)電路“必須加上拉電阻，才能使用”。
3、為加大輸出引腳的驅動(dòng)能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線(xiàn)的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長(cháng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
8、在數字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。
四、上拉電阻阻值選擇原則
1、從節約功耗及芯片的灌電流能力考慮應當足夠大;電阻大，電流小。
2、從確保足夠的驅動(dòng)電流考慮應當足夠小;電阻小，電流大。
3、對于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點(diǎn)，通常在1k到10k之間選取。對下拉電阻也有類(lèi)似道理。
對上拉電阻和下拉電阻的選擇應“結合開(kāi)關(guān)管特性和下級電路的輸入特性進(jìn)行設定，主要需要考慮以下幾個(gè)因素”：
1。驅動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅動(dòng)能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2。下級電路的驅動(dòng)需求。同樣以上拉電阻為例，當輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3。高低電平的設定。不同電路的高低電平的門(mén)檻電平會(huì )有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時(shí)，開(kāi)關(guān)管導通，上拉電阻和開(kāi)關(guān)管導通電阻分壓值應確保在零電平門(mén)檻之下。
4。頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級之間的電容和下級電路之間的輸入電容會(huì )形成“RC延遲”，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
OC門(mén)輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設輸入端每端口不大于100uA，設輸出口驅動(dòng)電流約500uA，標準工作電壓是5V，輸入口的高低電平門(mén)限為0.8V(低于此值為低電平);2V(高電平門(mén)限值)。
選上拉電阻時(shí)：500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為zui小阻值，再小就拉不下來(lái)了。如果輸出口驅動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。當輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為zui大阻值，再大就拉不到2V了。選10K可用?！緕ui大壓降/zui大電流、zui小壓降/zui小電流】
COMS門(mén)的可參考74HC系列設計時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話(huà)概括為：“輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了”(否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門(mén)限值就不可靠了)
此外，還應注意以下幾點(diǎn)：
A、要看輸出口驅動(dòng)的是什么器件，如果該器件需要高電壓的話(huà)，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
B、如果有上拉電阻那它的端口在默認值為高電平，你要控制它必須用低電平才能控制如三態(tài)門(mén)電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電平。反之，
C、尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā)生意外，比如，在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個(gè)單片機來(lái)驅動(dòng)，必須設置初始狀態(tài)。防止直通!
驅動(dòng)盡量用灌電流。
電阻在選用時(shí)，選用經(jīng)過(guò)計算后與標準值zui相近的一個(gè)!
P0為什么要上拉電阻原因有：
1。P0口片內無(wú)上拉電阻
2。P0為I/O口工作狀態(tài)時(shí)，上方FET被關(guān)斷，從而輸出腳浮空，因此P0用于輸出線(xiàn)時(shí)為開(kāi)漏輸出。
3。由于片內無(wú)上拉電阻，上方FET又被關(guān)斷，P0輸出1時(shí)無(wú)法拉升端口電平。
P0是雙向口，其它P1，P2，P3是準雙向口。準雙向口是因為在讀外部數據時(shí)要先“準備”一下，為什么要準備一下呢?
單片機在讀準雙向口的端口時(shí)，先應給端口鎖存器賦1，目的是使FET關(guān)斷，不至于因片內FET導通使端口鉗制在低電平。
上下拉一般選10k!