輸入電容可能會(huì )成為高阻抗和高頻運算放大器（op-amp）應用的一個(gè)主要規格。值得注意的是，當光電二極管的結電容較小時(shí)，運算放大器的輸入電容會(huì )成為噪聲和帶寬問(wèn)題的主導因素。

運算放大器的輸入電容和反饋電阻在放大器的響應中產(chǎn)生一個(gè)極點(diǎn)，從而影響穩定性并增加較高頻率下的噪聲增益。因此，穩定性和相位裕量可能會(huì )降低，輸出噪聲可能會(huì )增加。實(shí)際上，以前的一些CDM（差模電容）測量技術(shù)依據的是高阻抗反相電路、穩定性分析以及噪聲分析，這些方法可能會(huì )非常繁瑣。

在諸如運算放大器之類(lèi)的反饋放大器中，總有效輸入電容由CDM與負輸入共模電容（或對地的CCM–）并聯(lián)組成。CDM難以測量的原因之一是運算放大器的主要任務(wù)是防止兩個(gè)輸入不相關(guān)。與測量CDM的難度相比，直接測量對地的正輸入共模電容CCM 相對容易一些。在運算放大器的同相引腳上放置一個(gè)較大的串聯(lián)電阻并施加正弦波或噪聲源，就可以使用網(wǎng)絡(luò )分析儀或頻譜分析儀來(lái)測量由運算放大器輸入電容而產(chǎn)生的-3dB的頻率響應。假定CCM 與CCM–相同，特別是對于電壓反饋放大器。

但是，這些年來(lái)，測量CDM變得日益困難；運算放大器的固有特性會(huì )迫使其輸入相等，從而自舉CDM，因此所使用的各種不同的技術(shù)都無(wú)法令人滿(mǎn)意。當輸入被強制分開(kāi)并進(jìn)行電流測量時(shí)，輸出將試圖進(jìn)行對抗。檢測CDM的傳統方法是間接測量，該方法依賴(lài)于相位裕度的降低，且因并聯(lián)使用CCM–等其他電容而變得更復雜。

LT1792

● 經(jīng)過(guò)100%全 面測試的低電壓噪聲：6nV/√Hz（zui大值）
● A級器件經(jīng)過(guò)100%的全 面溫度測試
● 電壓增益：1,200,000（zui小值）
● 整個(gè)溫度范圍內的失調電壓：800μV（zui大值）
● 增益帶寬積：5.6MHz（典型值）
● 提供了采用±5V電源時(shí)的保證規格指標

我們希望待測運算放大器能夠像客戶(hù)平時(shí)的用法一樣，在閉環(huán)條件下正常運行并執行功能。建議的一種可行方法是分離輸入并進(jìn)行輸出削波，但是這可能會(huì )使內部電路無(wú)法工作（取決于運算放大器拓撲），因此實(shí)測電容可能無(wú)法反映實(shí)際工作電容。在這種方法中，不會(huì )對輸入進(jìn)行過(guò)度分離，以避免輸入級的非線(xiàn)性以及過(guò)多的輸出擺幅或削波。本文將介紹一種簡(jiǎn)單直接的CDM測量方法。

測量CDM新方法

只使用增益為1的緩沖電路，并使用電流源激勵輸出和反相輸入。輸出和反相輸入將僅在運算放大器允許的范圍內變動(dòng)。在低頻下，輸出的變動(dòng)很小，因此通過(guò)CDM的電流會(huì )很小。而在過(guò)高頻率下，測試可能會(huì )無(wú)效，結果也沒(méi)用。但在中頻下，運算放大器的增益帶寬會(huì )下降，但不至于太低，輸出變動(dòng)仍可提供足夠大的電壓激勵和通過(guò)CDM的可測電流。

LTspice®的本底噪聲幾乎不受限制，因此可以進(jìn)行簡(jiǎn)單的測試仿真，如圖1所示。當發(fā)現該技術(shù)在LTspice中相當準確有效后，接下來(lái)的問(wèn)題就是“我可否在現實(shí)世界中獲得足夠的SNR以進(jìn)行良好的測量？”

圖1：直接測量LTspice中的CDM阻抗。繪制V（r）/I（R1）曲線(xiàn)以獲得阻抗。在本例中，在1MHz頻率下，-89.996°時(shí)Z為19.89437kΩ（10（85.97/20））, 利用公式C=1/（2π×Z×Freq），Z正好為8pF。

T該相位角幾乎等于-90°，這表明阻抗是容性的。2pF共模電容不會(huì )破壞測量，因為CCM–不在路徑中，且1/（2×π×Freq×CCM ）>>1Ω。

挑戰：找到合適的設備和實(shí)際測試設置

如圖1所示，將2kΩ電阻串聯(lián)在運算放大器的輸出端，以將激勵從電壓源轉換為電流源。這將允許節點(diǎn)“r”中存在小電壓（它不會(huì )與在運算放大器的同相引腳中所看到的電壓相差太遠），并將導致小電流流入待測CDM的輸入端之間。當然，現在的輸出電壓很?。ㄓ纱郎y器件 (DUT)進(jìn)行緩沖），而且CDM中的電流也很?。ㄔ诒痉抡嬷袨?7nA），因此在工作臺上使用1Ω電阻進(jìn)行測量將很困難。LTspice.ac和LTspice.tran仿真沒(méi)有電阻噪聲，但現實(shí)世界中的1Ω電阻具有130pA/√Hz的噪聲，從我們預期的57nA電容電流中只能產(chǎn)生57nV信號。進(jìn)一步的仿真表明，用50Ω或1kΩ代替R1不會(huì )導致在目標帶寬范圍內的頻率下流入CCM 的損耗電流過(guò)大。為了獲得比簡(jiǎn)單電阻更好的電流測量技術(shù)，可使用跨阻放大器（TIA）代替R1。TIA輸入會(huì )連接到運算放大器的同相引腳，在該引腳上需要電流，同時(shí)電壓固定為虛地以消除CCM–中的電流。事實(shí)上，這正是Keysight/Agilent HP4192A等四端口阻抗分析儀的實(shí)現方式。HP4192A可以在5Hz至13MHz的頻率范圍內進(jìn)行阻抗測量。市場(chǎng)上采用相同阻抗測量技術(shù)的一些新設備包括具有10Hz至120MHz范圍的E4990A阻抗分析儀和具有20Hz至2MHz范圍的精密LCR表（如Keysight E4980A）。

如下面圖2測試電路所示，由于阻抗分析儀內部的TIA，運算放大器的同相引腳保持虛地狀態(tài)。正因如此，CCM 的兩個(gè)端子都被視為處于地電位，因此不會(huì )影響測量。DUT的CDM兩端產(chǎn)生的小電流將流經(jīng)TIA的反饋電阻Rr然后由內部電壓表進(jìn)行測量。

圖2：CDM測試電路

任何使用自動(dòng)平衡電橋阻抗測量方法的四端口設備都是測量CDM的合適選擇。它們設計為從內部振蕩器產(chǎn)生正弦波，該內部振蕩器以零為中心點(diǎn)，具有正負擺幅，可用于雙電源供電。如果運算放大器DUT由單電源供電，則應調整偏置功能，以使信號不會(huì )發(fā)生對地削波。圖3中使用了HP4192A，并顯示了與DUT的詳細連接。

圖3：CDM直接測量方法的測試設置

圖4顯示了確切的測試設置，以使電路板和連線(xiàn)對CDM的寄生電容貢獻極小。任何通用電路板均可用于低速運算放大器，而高速運算放大器則需要更嚴格的PCB板布局。垂直接地的銅分隔板能確保輸入端和輸出端看不到與DUT CDM平行的其他場(chǎng)路徑。

圖4：HP4192A設置電路板演示。右側為通過(guò)2kΩ的激勵和電壓回讀。所用DUT是貼于LB2223實(shí)驗板上的8引腳SO封裝的LT1792。TIA位于HP4192A內部的左側。

結果與討論

首先，在測量電路板的板電容時(shí)沒(méi)有使用DUT。圖4所示電路板的測量條件是16fF電容且沒(méi)有DUT。這是一個(gè)相當小的電容，可以忽略不計，因為通常CDM的預期值為幾百至幾千fF。

使用這種新的CDM測量技術(shù)，可以測量大多數JFET和CMOS輸入型運算放大器。為了說(shuō)明該方法，以測量低噪聲精度JFET運算放大器LT1792為例。下表列出了在一定頻率范圍內的阻抗（Z）、相位角（θ）、電抗XS和CDM的計算值。當相位角為-90°時(shí)，阻抗表現為純容性。

表1：電源為±15V時(shí)，LT1792在不同頻率下的阻抗測量

上述表1給出了在500kHz至5MHz頻率范圍內的測量結果。在該頻率范圍內的相位接近于純容性（相位角為-89°至-90°）。同時(shí)，電抗XS決定了總輸入阻抗，即Z≈XS。CDM的計算平均值約為10.2pF。zui高測量頻率為5MHz，因為該器件帶寬僅可達5.6MHz。更低頻率下的結果變得非相干。推測這是由于運算放大器的行為使輸出電壓降低，CDM電流迅速消減，同時(shí)XS阻抗在低頻時(shí)變大。

還應在每個(gè)階躍頻率處檢查運算放大器的輸出，以確保它不會(huì )被阻抗分析儀產(chǎn)生的信號過(guò)驅。來(lái)自HP4192A的信號幅值可在0.1V至1.1V范圍內調節，這剛好足以在運算放大器的輸出中產(chǎn)生擺動(dòng)，并使反相輸入引腳中的電壓電平略微發(fā)生變動(dòng)。圖5顯示了頻率為800kHz時(shí)，運算放大器輸出端的峰峰值無(wú)失真信號（綠色信號）為28mV。2.76V峰峰值幅值（1Vrms）的黃色信號是直接從分析儀的振蕩輸出端口探測得的。公平起見(jiàn)，可以任意決定不允許輸出失真，不論是對DUT還是對HP4192A檢波器。盡管該設置相對來(lái)說(shuō)并不受探頭效應的影響，但在獲取阻抗和相位的實(shí)際數據時(shí)已經(jīng)將探頭移除。

圖5：在HP4192A“Osc”輸出端口和運算放大器輸出引腳探測到的輸出

我們進(jìn)行了在不同電源電壓下測量CDM的測試。CDM對電源和共模電壓的依賴(lài)性會(huì )隨運算放大器的不同而有所不同；不同的拓撲和晶體管類(lèi)型預計會(huì )導致高壓電源和低壓電源不同的結寄生效應。表2給出了電源穩定在±5V范圍內LT1792的結果。CDM的測量平均值為9.2pF，與采用±15V電源時(shí)的結果10pF相當接近。因此，可以得出結論，LT1792的CDM不會(huì )隨電源電壓的改變而發(fā)生顯著(zhù)變化。這與其CCM形成了鮮明的對比，后者會(huì )隨電源電壓發(fā)生顯著(zhù)變化。

表2：電源為±5V時(shí)，LT1792在不同頻率下的阻抗測量

同時(shí)，雙極性輸入運算放大器幾乎與其FET同類(lèi)產(chǎn)品一樣簡(jiǎn)單。但是，由于它們與CDM電流并聯(lián)，因此它們的高輸入偏置電流和電流噪聲較為明顯。此外，雙極性差分對輸入內在的固有差分電阻RDM也與CDM并聯(lián)。表3以低噪聲精密放大器ADA4004為例，顯示了其阻抗測量。顯然，相位并不會(huì )表現為純容性行為，因為它遠離-90°。盡管4MHz、5MHz和10MHz頻率非常接近，但并聯(lián)等效阻抗RC模型將適合本例，以便能夠從其他電阻中提取出CDM。因此，表3中顯示了在一定頻率范圍內的并聯(lián)電導GP、電納BP和CDM的計算值，其中假定CPP等于CDM。

表3：電源為±15V時(shí)，ADA4004在整個(gè)頻率范圍內的阻抗測量

根據表3中的結果，可以估算出ADA4004的CDM約為6.4pF。結果還表明，在表3所示的整個(gè)頻率范圍內，CDM具有相當大的并聯(lián)電導GP，并非純容性CDM。測量顯示該雙極性運算放大器的實(shí)際輸入差分電阻約為40kΩ（1/25μS）。

附注：我們嘗試了對其他類(lèi)型運算放大器進(jìn)行測量，例如零漂移運算放大器（LTC2050）和高速雙極性運算放大器（LT6200）。結果非相干，推測原因是零漂移運算放大器中的開(kāi)關(guān)偽現象以及高速雙極性運算放大器中的過(guò)大電流噪聲。

參考結論

測量CDM并不困難。需要注意的一點(diǎn)是，HP4192A以幅度和角度來(lái)表示阻抗。電容讀數假定為簡(jiǎn)單的串聯(lián)RC或并聯(lián)RC，而運算放大器的輸入阻抗可能要復雜得多。電容讀數不應僅使用表面標稱(chēng)值。每個(gè)運算放大器均具有各自的獨特情況。輸入阻抗由容性電抗主導的頻率范圍可能因設計而異。輸入級設計、所用器件和工藝、米勒效應以及封裝都可能對差分輸入阻抗及其測量產(chǎn)生很大的整體貢獻。我們對JFET輸入運算放大器和雙極性輸入運算放大器進(jìn)行了測量，展示CDM結果以及雙極性輸入運算放大器的RDM結果。