IO standard是根據你所要輸入的電平來(lái)設置，Group是根據所分配的信號端口自動(dòng)確定，而每個(gè)引腳的IO Bank本身已經(jīng)確定！

另外，分配的引腳所屬的IO Bank不同有關(guān)系嗎？引腳的分配除了要考慮專(zhuān)用引腳和用戶(hù)引腳的區別外，還要考慮什么因素？

一一回答，從簡(jiǎn)單到復雜。

首先說(shuō)IO standard：這個(gè)是用于支持對應不同的電平標準。FPGA IO口的電壓由IO bank上的VCC引入。一個(gè)bank上引入3.3V TTL電平，那么此時(shí)整個(gè)bank上輸出3.3V的TTL電平。設置這個(gè)第 一是為了和current strength一起計算功率。第 二個(gè)是用于在IO口上加載正確的上拉/下拉電阻。只要你設置完成，Quartus會(huì )按照你的電平標準自動(dòng)布線(xiàn)。

第 二是IO Bank：你在quartus pin planner 的top view下右鍵然后點(diǎn)擊 show IO banks，這個(gè)時(shí)候就會(huì )看到FPGA的管腳被幾種顏色劃分開(kāi)了。一種顏色下的IO口代表一組bank。你在吧管腳的location約束完成以后。IO Bank會(huì )自動(dòng)填充完畢的。

第三是Group：Group就是你所輸出的信號的名字啦。比如你有一組信號叫cnt。你對cnt的某一根賦值，那么。。這里的Group會(huì )自動(dòng)填充為cnt 。

第四是Reserved：這個(gè)是對管腳內部的IO邏輯進(jìn)行約束的，你在下面可以看到一些值。介紹幾個(gè)吧。bidrecTIonal：雙向，tri-state：三態(tài)等等。這個(gè)約束的是FPGA在IO端的輸入輸出區域的邏輯。比如你選擇tri-state。那么這個(gè)時(shí)候，在你IO口前部的IO區，quartus會(huì )自動(dòng)給你生成一個(gè)三態(tài)門(mén)。

第五個(gè)是Vref Group：這個(gè)Group是bank內部的細分區域，因為一個(gè)bank可能多達60個(gè)腳。為了快速定位，你可以利用這個(gè)vref group來(lái)找到某個(gè)管腳。（這個(gè)是非修改屬性）無(wú)法修改。

你的理解是正確的，另外，跨越IO bank的信號沒(méi)有問(wèn)題。只是注意跨bank的電平是否一致即可。對于跨IO bank的延遲對于FPGA而言沒(méi)有多少延遲。

管腳分配呢，你可以看一下quartus里面pin planner內部那張 top view對于每個(gè)管腳的說(shuō)明。大多數管腳是可以當做普通IO使用的。只是有些特殊要求的時(shí)候。只可以使用對應的IO，比如差分輸入，高時(shí)鐘輸入等等。這個(gè)是要參照對應器件的IO 手冊來(lái)決定的。而且對應的設計大多數的器件生產(chǎn)商都會(huì )給出參考設計。里面包括了IO的設計，PCB的設計以及內部程序端口的約束。所以具體問(wèn)題具體分析。